PCB 布局
全面的布线功能
DipTrace PCB Layout 是一个专业的约束驱动电路板设计环境，面向设计高密度多层板、需要满足高速和混合信号要求的工程团队。设计规则系统基于网络类、类间间距，以及各类和各层的对象级设置构建；实时 DRC 会在每项操作应用到电路板之前，依据这些规则进行验证。交互式推挤布线、交互式编辑、带相位和长度容差的差分对布线、等长匹配，以及基于对象几何形状的自动布线器，覆盖完整的布线流程，同时计算走线、传输线、差分对和平面电感的电气及物理参数。叠层结构、过孔样式以及盲孔和埋孔按项目管理。电路板可对照源原理图进行验证，在硬件加速的 3D 视图中预览，导出至机械 CAD，并以 Gerber X2、ODB++ 和 IPC-2581C 格式交付制造。
PCB 布局布线功能
智能项目结构
DipTrace 提供统一的设计环境，支持从原理图直接转换为 PCB、根据原理图或网表更新 PCB、将 PCB 修改反向更新至原理图，以及实时交叉高亮和交叉选择。网络可划分为具有自定义设置和类间规则的网络类。通孔、盲孔和埋孔按过孔样式进行管理。
元件布局
元件既可通过简单拖放、“按列表放置”和“从原理图交叉选择”功能手动放置，也可根据用户设置自动放置，并优化走线长度。结合使用各种布局方式，可获得出色的设计效果。
交互式布线
支持 90°/45°或任意角度的推挤布线、圆弧和曲线、多种布线与编辑模式、自动放置过孔，以及在操作过程中即时修改走线参数。布线遵守网络类规则和类间规则。提供基于对象几何形状的铺铜、可配置的过孔缝合和过孔屏蔽，以及用于焊盘、过孔、走线宽度变化处和 T 形连接处的泪滴补强。
交互式编辑
移动走线、过孔、元件、焊盘、安装孔、图形或板框时，周围的走线和过孔会自动腾出空间。编辑中的走线会绕过焊盘和禁布区，重新布线时会移除冗余走线。编辑过程持续遵守设计规则，否则将对象恢复到上一个无违规的位置。
智能项目结构
DipTrace 提供统一的设计环境，支持从原理图直接转换为 PCB、根据原理图或网表更新 PCB、将 PCB 修改反向更新至原理图，以及实时交叉高亮和交叉选择。网络可划分为具有自定义设置和类间规则的网络类。通孔、盲孔和埋孔按过孔样式进行管理。
元件布局
元件既可通过简单拖放、“按列表放置”和“从原理图交叉选择”功能手动放置，也可根据用户设置自动放置，并优化走线长度。结合使用各种布局方式，可获得出色的设计效果。
交互式布线
支持 90°/45°或任意角度的推挤布线、圆弧和曲线、多种布线与编辑模式、自动放置过孔，以及在操作过程中即时修改走线参数。布线遵守网络类规则和类间规则。提供基于对象几何形状的铺铜、可配置的过孔缝合和过孔屏蔽，以及用于焊盘、过孔、走线宽度变化处和 T 形连接处的泪滴补强。
交互式编辑
移动走线、过孔、元件、焊盘、安装孔、图形或板框时，周围的走线和过孔会自动腾出空间。编辑中的走线会绕过焊盘和禁布区，重新布线时会移除冗余走线。编辑过程持续遵守设计规则，否则将对象恢复到上一个无违规的位置。
高速自动布线器
DipTrace 的高性能自动布线器基于对象几何形状，提供丰富的高级设置，既能处理复杂的多层板，也能处理带导线跳线的简单单层板。DSN/SES 接口支持外部布线器（Specctra、Electra、Topor 等）。
高速与差分信号
全面的等长匹配功能，包括实时长度比较表、DRC 长度容差规则和蛇形走线放置工具，可帮助用户实现高速网络和总线所需的正确时序。差分对具有高级相位和长度参数，可通过双线同时布线或单线布线模式轻松完成布线。相位调节工具可快速、精确地修正相位偏差。 计算高速网络长度或差分对相位时，软件会考虑电路板叠层结构及元件封装内部的键合线。
高级验证功能
DipTrace 提供无错误的设计环境。DRC 检查设计对象之间的间距、尺寸限制及差分对的相位和长度约束。规则可按对象类型、层、网络类及类间设置进行定义。实时 DRC 检查每一步操作，在错误发生前显示提示。网络连通性检查确保所有网络均已正确布线，并报告断开的网络和被合并的网络。 与原理图比较可帮助设计人员发现 PCB 与源原理图之间的差异。
高速自动布线器
DipTrace 的高性能自动布线器基于对象几何形状，提供丰富的高级设置，既能处理复杂的多层板，也能处理带导线跳线的简单单层板。DSN/SES 接口支持外部布线器（Specctra、Electra、Topor 等）。
高速与差分信号
全面的等长匹配功能，包括实时长度比较表、DRC 长度容差规则和蛇形走线放置工具，可帮助用户实现高速网络和总线所需的正确时序。差分对具有高级相位和长度参数，可通过双线同时布线或单线布线模式轻松完成布线。相位调节工具可快速、精确地修正相位偏差。 计算高速网络长度或差分对相位时，软件会考虑电路板叠层结构及元件封装内部的键合线。
高级验证功能
DipTrace 提供无错误的设计环境。DRC 检查设计对象之间的间距、尺寸限制及差分对的相位和长度约束。规则可按对象类型、层、网络类及类间设置进行定义。实时 DRC 检查每一步操作，在错误发生前显示提示。网络连通性检查确保所有网络均已正确布线，并报告断开的网络和被合并的网络。 与原理图比较可帮助设计人员发现 PCB 与源原理图之间的差异。
多线程处理
铺铜填充、设计规则检查和网络连通性验证采用多线程运行，并根据可用 CPU 核心数扩展处理能力。对于具有大面积铺铜和大量网络的高密度多层板，整板验证仍可保持足够快的速度，以便在布局布线过程中持续执行。
PCB 3D 预览与 STEP 导出
PCB 布局布线模块内置支持硬件加速的实时 3D 预览功能，可显示制造完成且已安装全部元件的电路板模型。电路板可绕三个轴旋转、放大和缩小，预览颜色可自定义。您可以将电路板导出为 STEP 或 VRML 2.0 格式，用于机械 CAD 建模。支持 *.wrl、*.3ds、*.step 和 *.iges 格式的元件 3D 模型。软件随附超过 11,000 个 3D 模型。
导入 / 导出
支持以 Altium、OrCAD、PADS、P-CAD、Eagle、KiCad 和 DXF 格式交换 PCB 布局和库。支持导入 Accel、Allegro、Mentor、PADS、P-CAD、KiCad、Protel 和 Tango 格式的网表，以及 ODB++ 和 PADS VX ASCII 格式的设计。
多线程处理
铺铜填充、设计规则检查和网络连通性验证采用多线程运行，并根据可用 CPU 核心数扩展处理能力。对于具有大面积铺铜和大量网络的高密度多层板，整板验证仍可保持足够快的速度，以便在布局布线过程中持续执行。
PCB 3D 预览与 STEP 导出
PCB 布局布线模块内置支持硬件加速的实时 3D 预览功能，可显示制造完成且已安装全部元件的电路板模型。电路板可绕三个轴旋转、放大和缩小，预览颜色可自定义。您可以将电路板导出为 STEP 或 VRML 2.0 格式，用于机械 CAD 建模。支持 *.wrl、*.3ds、*.step 和 *.iges 格式的元件 3D 模型。软件随附超过 11,000 个 3D 模型。
导入 / 导出
支持以 Altium、OrCAD、PADS、P-CAD、Eagle、KiCad 和 DXF 格式交换 PCB 布局和库。支持导入 Accel、Allegro、Mentor、PADS、P-CAD、KiCad、Protel 和 Tango 格式的网表，以及 ODB++ 和 PADS VX ASCII 格式的设计。
面向 Git 工作流程的原生 XML 格式
项目以原生 XML 格式存储。这是一种文本格式，适用于 Git、Mercurial 和其他外部版本控制系统。铺铜数据可压缩存储，也可写为纯文本。版本控制由代码仓库提供，而非 DipTrace。
生产文件输出
支持 Gerber RS-274X 和 Gerber X2、Excellon N/C Drill、ODB++、IPC-2581C、IPC-D-356A 网表、元件贴装文件（Pick and Place）、物料清单（BOM）及 DXF。支持导出矢量字体和 TrueType 字体，并支持铣削加工方式。DipTrace 已列入 ODB++Design 开发合作伙伴名单。
面向 Git 工作流程的原生 XML 格式
项目以原生 XML 格式存储。这是一种文本格式，适用于 Git、Mercurial 和其他外部版本控制系统。铺铜数据可压缩存储，也可写为纯文本。版本控制由代码仓库提供，而非 DipTrace。
生产文件输出
支持 Gerber RS-274X 和 Gerber X2、Excellon N/C Drill、ODB++、IPC-2581C、IPC-D-356A 网表、元件贴装文件（Pick and Place）、物料清单（BOM）及 DXF。支持导出矢量字体和 TrueType 字体，并支持铣削加工方式。DipTrace 已列入 ODB++Design 开发合作伙伴名单。