Schematic Capture

多级层次化原理图

DipTrace Schematic Capture 是一个专业的多页、多级层次化设计环境，适用于各种结构和规模的电路。在原理图设计过程中，电气规则检查根据可配置的规则验证连接，内置 SPICE 仿真器则通过行为模型支持分析模拟、数字和混合信号电路，从而在进入 PCB 布局阶段之前完成设计验证。电路可直接转换至 PCB Layout，接收来自电路板的反向标注更新，并与 Altium、OrCAD、PADS、P-CAD、Eagle、KiCad 及标准网表格式交换数据。随着工程变更在项目中逐步实施，模块间的协同管理可保持原理图、电路板和元件库的一致性。

原理图设计功能

连接功能

通过导线和总线以图形方式连接元件引脚，或通过网络端口、总线端口和网络名称建立逻辑连接，无需绘制导线。连接关系会传递至 PCB Layout，网络在其中被组织为网络类，供设计规则系统使用。

多级层次结构

DipTrace 的层次化原理图基于多页电路结构。层次模块可按需多次插入主图页，也可相互嵌套。层次结构检查会报告可能存在的循环结构。

模拟与数字仿真器

内置 SPICE 仿真器可全面分析模拟、数字及混合电路。行为模型支持使复杂器件的仿真成为可能，让设计验证更加准确、灵活。

电气规则检查

电气规则检查（ERC）帮助工程师在无错误的设计环境中工作。ERC 提供详细的自定义设置，可报告短路、重叠、未连接引脚和仅含一个引脚的网络，并根据引脚类型检查连接。

导入 / 导出

原理图设计模块支持与其他 EDA / CAD 软件交换原理图和图纸（Altium、Eagle、P-CAD、PADS、OrCAD、KiCad、DXF、PDF）。支持 Accel、Allegro、Mentor、OrCAD、PADS、P-CAD、KiCad、Protel、Tango 和 Spice 格式的网表。

面向 Git 工作流程的原生 XML 格式

原理图以原生 XML 格式存储。这是一种文本格式，适用于 Git、Mercurial 和其他外部版本控制系统。版本控制由代码仓库提供，而非 DipTrace。